Seminario Xilinx SDSoC y Vivado-HLS
06-10-2015
Seminario SDSoC y Vivado-HLS: Síntesis de Alto Nivel y Diseños de Sistemas en un Chip más eficientes
Mejorar el tiempo de desarrollo y consecuen-temente el time-to-market es un factor clave en nuestro entorno. La nueva herramienta de Xilinx SDSoC (Software Defined System on a Chip) Development Environment provee un entorno familiar a los desarrolladores de C/C++, incluyendo un IDE en eclipse para desarrollar aplicaciones para dispositivos Zynq (y los futuros Zynq ultraScale MPSoC). La herramienta permite a partir de un código C/C++ que se ejecuta en el procesador ARM y tras realizar un profiling no intrusivo seleccionar que porciones de código han de ser aceleradas en la lógica programable, realizando tanto la traducción a RTL como la interconexión por el procesador.
De forma complementaria a este seminario se presentará y discutirá sobre la herramienta Vivado-HLS (High Level Synthesis), que permite acelerar la creación de cores IP (núcleos o módulos de propiedad intelectual) generán-dolos directamente desde una especificación en C/C ++ o System-C y generando como salida código RTL (Verilog o VHDL) para ser utilizados en los dispositivos de Xilinx.
El seminario está dirigido a Ingenieros y directores de proyectos que utilicen FPGAs y quieran explorar la potencialidad de las nuevas herramientas de diseño de Xilinx. Puede descargar el pdf con esta información (aquí).
Agenda (Preliminar):
- 9:00 – Welcome and Xilinx View
- 9:30 – SDSoC Development Environment. What and for What? Key concepts
- 10:00 – Live demo example of SDSoC
- 11:00 – Coffe break and discussion
- 11:30 – Vivado-HLS intro and demo. Why you should use it.
- 12:30 – Questions and OpenLab* to explore SDSoC and Vivado-HLS.
Fecha:
Martes 6 de Octubre de 2015.
Lugar:
Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID
Here you can find information about how to reach EPS-UAM (Spanish and English).
Registro:
[Evento pasado]
