Del 03-05-2015 al 05-05-2015
El diseño digital ha evolucionado de los lenguajes de descripción de hardware (HDL – Hardware Description Languages) a los lenguajes de alto nivel (HLL – High Level Languages). En este curso se estudian las estrategias para el uso de las herramienta de síntesis para obtener diseños digitales eficientes a partir de descripciones en C/C++. Se aprenden los conceptos de optimización de área y velocidad en el contexto de la síntesis de alto nivel.
Puede consultar el triptico de esta edición 2015 (aquí).
Conocimientos de lenguajes de descripción de HW (VHDL ó Verilog). Nociones de uso de FPGAs.
Miércoles 3, jueves 4 y viernes 5 de junio de 2015 de 9:00 a 18:00 hs
Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID
Como llegar a la EPS-UAM (aquí).
Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación tripartita.
[cerrado]