Diseño con FPGAs de Xilinx: VHDL y Essential Vivado

Diseño con FPGAs de Xilinx: VHDL y essential Vivado.

Se tratan de dos cursos, el primero de 3 días. Design with VHDL: Logical Synthesis and simulation for Xilinx designs (Introducción al lenguaje de descripción de hardware y su adaptación a FPGAs de Xilinx) y el segundo de dos días FPGA01: Designing FPGAs Using the Vivado Design Suite 1 (Essential Vivado)  (Arquitecturas FPGAs y flujo de diseño en Vivado Design Suite).

En los enlaces más abajo puede encontrar los detalles de cada curso por separado. Adicionalmente en el siguiente enlace puede ver la planificación en cursos Xilinx para el segundo semestre de 2017 (aquí).

Fechas

• VHDL01: Design with VHDL: Logical Synthesis and simulation for Xilinx designs 
  • Lunes 5, martes 6 y miércoles 7 de junio de 2017 de 9 a 18 hs
• FPGA01: Designing FPGAs Using the Vivado Design Suite 1 (Essential Vivado)
  • Jueves 8, viernes 9 de junio de 2017 de 9 a 18 hs

Lugar:

Escuela Politécnica Superior de la Universidad Autónoma de Madrid.  (Cómo llegar).

Fundación Tripartida

Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación tripartita.

Pre-Inscripción

[Evento finalizado]

Fotos del evento