Del 31-10-2018 al 02-11-2018
Anuncio Preliminar.
Se tratan de un curso de 3 días. Design with VHDL: Logical Synthesis and simulation for Xilinx designs (Introducción al lenguaje de descripción de Hardware y su adaptación a FPGAs de Xilinx). El cual precede a los 4 cursos de diseño en FPGAs.
Puede ver la planificación de cursos Xilinx de este semestre (aquí).
Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID
Puede ver como llegar (Aquí).
Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación fundae (antigua fundación tripartita)
Curso cerrado.