Sistemas en un Chip desde alto Nivel con FPGAs de Xilinx: SDSoC

Sistemas en un Chip desde alto Nivel con FPGAs de Xilinx: SDSoC

El diseño digital ha evolucionado de los lenguajes de descripción de hardware (HDL – Hardware Description Languages) a los lenguajes de alto nivel (HLL – High Level Languages). En este curso se estudian las estrategias para el uso de las herramienta de síntesis para obtener diseños digitales eficientes a partir de descripciones en C/C++. Se aprenden los conceptos de optimización de área y velocidad en el contexto de la síntesis de alto nivel.

El curso profundiza en la herramienta SDSoC (Software Defined System on a Chip) para definir sistemas en un chip utilizando el AP-SoC (All Programmable SoC) Zynq. Es altamente recomendable para sacar partido a la herramienta SDSoC tomar previamente el curso de Vivado-HLS.

Puede ver detalles de estos cursos la sección detalles y descriptores más abajo. Puede consultar el resto de los cursos Xilinx 2017-2018 (aquí).

Prerrequisitos:

Conocimientos de lenguajes de descripción de HW (VHDL ó Verilog). Nociones de uso de FPGAs. Nociones de C/C++.

Fechas:

• SDSoc: Miércoles 25 y jueves 26 de abril de 2018 de 9:00 a 18:00 hs

Descriptores y detalles:

SDS1: SDSoC development environment
(SDS1: Entorno de desarrollo de sistemas de un chip Xilinx SDSoC)

Lugar:

Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID

Como llegar a la EPS-UAM (aquí).

Fundación Tripartida

Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación tripartita.