Del 15-01-2018 al 18-01-2018
Síntesis de alto nivel y Sistemas en un Chip con FPGAs de Xilinx: Vivado-HLS y SDSoC
Síntesis de alto nivel para FPGAs de Xilinx: Vivado-HLS y SDSoC
El diseño digital ha evolucionado de los lenguajes de descripción de hardware (HDL – Hardware Description Languages) a los lenguajes de alto nivel (HLL – High Level Languages). En este curso se estudian las estrategias para el uso de las herramienta de síntesis para obtener diseños digitales eficientes a partir de descripciones en C/C++. Se aprenden los conceptos de optimización de área y velocidad en el contexto de la síntesis de alto nivel.
Vivado-HLS y SDSoC, se trata de dos cursos interrelacionados. El primero explora las alternativas de optimización de la herramienta de síntesis de alto nivel para FPGAs de Xilinx Vivado-HLS (High Level Synthesis) tanto para generar core-IP independientes como co-procesadores. El segundo curso profundiza en la herramienta SDSoC (Software Defined System on a Chip) para definir sistemas en un chip utilizando el AP-SoC (All Programmable SoC) Zynq. Es altamente recomendable para sacar partido a la herramienta SDSoC tomar el curso de Vivado-HLS.
Puede ver detalles de estos cursos la sección detalles y descriptores más abajo. Puede consultar el resto de los cursos Xilinx 2017-2018 (aquí).
Prerrequisitos:
Conocimientos de lenguajes de descripción de HW (VHDL ó Verilog). Nociones de uso de FPGAs. Nociones de C/C++.
Fechas:
- Vivado-HLS: Lunes 15 y Martes 16 de enero de 2018 de 9:00 a 18:00 hs
- SDSoc: Miércoles 17 y Viernes 18 de enero de 2018 de 9:00 a 18:00 hs
Descriptores y detalles:
HLS1: High Level Syntesis for Xilinx FPGAs using Vivado-HLS
(HLS1: Síntesis de Alto Nivel para FPGAs Xilinx usando Vivado-HLS)
SDS1: SDSoC development environment
(SDS1: Entorno de desarrollo de sistemas de un chip Xilinx SDSoC)
Lugar:
Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID
Como llegar a la EPS-UAM (aquí).
Fundación Tripartida
Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación tripartita.
Pre-Registro
Evento Finalizado
Fotos del Evento:
Profesores a cargo:
-
Raúl Mateos Gil
Raúl Mateos Gil es doctor por la Universidad de Alcalá e Ingeniero de Telecomunicación por la Universidad Politécnica de Madrid. Actualmente es profesor titular del Departamento de Electrónica de la Universidad de Alcalá. Sus áreas de investigación se centran en...Leer Más -
Sergio Cuenca Asensi
Sergio Cuenca Asensi es profesor Titular en el departamento de Tecnología Informática y Computación de la Universidad de Alicante. Doctor en Informática desde el año 2002, sus principales líneas de interés son la Computación Reconfigurable, el Co-diseño Hw/Sw y el...Leer Más -
Sergio Lopez-Buedo
El Dr. Sergio López Buedo, es profesor contratado doctor en el área de Arquitectura y Tecnología de Computadores de la UAM y socio fundador de NAUDIT, una empresa de base tecnológica spin-off de dicha universidad. Tiene más de 15 años...Leer Más -
Gustavo Sutter
Doctor en informática y telecomunicaciones por la Universidad Autónoma de Madrid, Ingeniero en Sistemas en la Univ. Nacional del Centro de la Prov. de Buenos Aires en Argentina. Cuenta con más de 15 años de experiencia en diseño de sistemas...Leer Más
