Del 24-04-2019 al 26-04-2019


Diseño con FPGAs de Xilinx: Vivado Design Suite Essential (2019)

VIV-ESS: Designing FPGAs Using the Vivado Design Suite Essential 

Se trata de un curso de 3 días, el cual se complementa con otros dos cursos en diseños de FPGAs.  Estos 3 cursos están relacionados entre sí, y pueden ser cursados individualmente o combinados.

 VIV-ESS: Diseño FPGA de Xilinx usando Vivado Design Suite Essential 

Breve Resumen: Este curso ofrece entrenamiento introductorio en el Vivado Design Suite y le ayuda a entender el flujo de diseño con FPGAs de Xilinx. Este curso enseña a crear un diseño de FPGA, que incluye la creación de un proyecto de Vivado Design Suite, simulando el diseño, realizando asignaciones de pines, aplicando restricciones básicas de temporización, sintetizando, implementando y depurando el diseño. Finalmente, también se cubre el proceso para generar y descargar flujo de bits en una placa de demostración.

Se profundiza en cómo construir un diseño eficaz en FPGA utilizando técnicas de diseño síncrono, usando el Vivado® IP Integrator para crear un sub-sistemas, utilizando técnicas de codificación HDL adecuadas para mejorar el rendimiento de diseño y depurar un diseño con múltiples dominios de reloj.

Puede ver información preliminar de la planificación de cursos Xilinx para el primer semestre 2019  aquí.

Este curso se dicta en español y la documentación está en inglés.

Descriptores y detalles:

Puede consultar los detalles de esta edición aquí.

Fechas:

Miércoles 24, jueves 25 de abril y viernes 26 de abril de 2019 de 9 a 18 h. (3 días)

Lugar de realización:

Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID

Puede ver como llegar (Aquí).

Fundación Fundae:

Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación fundae (antigua fundación tripartita)

Pre-Inscripción

Curso cerrado.