Del 10-11-2021 al 11-11-2021
Se trata de un curso de 2 días, el cual precede a dos cursos en diseños de FPGAs. Estos 3 cursos están relacionados entre sí, y pueden ser cursados individualmente o combinados.
VHD01: Diseñando con VHDL. Síntesis Lógica y Simulación para FPGAs de Xilinx
Breve resumen: Este curso es una introducción al lenguaje VHDL. Énfasis en escritura de código sintetizable y escritura de código de simulación para bancos de pruebas (testbench). Se cubre el diseño a nivel RTL (nivel de transferencia de registros) y diferentes estilos de codificación. Este curso aborda específicamente los dispositivos Xilinx y los dispositivos FPGA en general. También se introducen nociones de Verilog y la forma de interactuar con VHDL. Este curso es eminentemente práctico.
Puede ver información preliminar de la planificación de cursos Xilinx para el primer semestre 2021 aquí.
Este curso se dicta en español y la documentación está en inglés.
Puede consultar los detalles de esta edición 2021 aquí.
Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID
Puede ver como llegar (Aquí).
Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación fundae (antigua fundación tripartita)
[Inscripción a VHDL Cerrada] Si te apuntas te avisamos de la próxima edición que se programe.