Del 12-12-2022 al 14-12-2022

Diseño con FPGAs de Xilinx: Vivado ML Edition – Advanced (2022)

VIV-ADV: Designing FPGAs Using the Vivado Design Suite ML Advanced

Se trata de un curso de 3 días, el cual se complementa curso en diseños de FPGAs. Estos cursos están relacionados entre sí, y pueden ser cursados individualmente o combinados.

VIV-ESS: Diseño FPGA de Xilinx usando Vivado Design Essential (3 días).
VIV-ADV: Diseño FPGA de Xilinx usando Vivado Design Suite Advanced (3 días).

VIV-ADV: Diseño FPGA de Xilinx usando Vivado Design Suite Advanced

Breve Resumen: Se abordan los aspectos más avanzados de la herramienta Vivado® Design Suite y del hardware de las FPGAs de Xilinx. Este curso demuestra técnicas para cumplir restricciones temporales (timing closure), tales como las restricciones básicas (baselining), segmentación (pipelining), circuitos de sincronización y técnicas óptimas de codificación HDL, que ayudan a cumplir restricciones temporales en el diseño. Este curso también le muestra cómo depurar su diseño usando capacidades avanzadas del Vivado Logic Analyzer. Además, se revisan las capacidades avanzadas de Vivado para lograr cumplir requisitos de diseño (design closure). Se describen las restricciones de entrada/salida e interfaces source-synchronous y system-synchronous, uso de scripting Tcl, uso de técnicas de floorplanning, diseño incremental y optimizaciones físicas, características de seguridad (bitstream encryption, AES authentication y seguridad en IP), modos de configuración avanzados.

Este curso se dicta en español y la documentación está en inglés.

Descriptores y detalles:

Puede consultar los detalles de esta edición 2022 (aquí)

Fechas:

VIV-ESS: Lunes 28, martes 29 y miércoles 30 de noviembre de 2022 de 9:00 a 18:00h.
VIV-ADV: Lunes 12, martes 13 y miércoles 14 de diciembre 2022 de 9:00 a 18:00h.