Página principal
Entrenamiento Intensivo Verano 2005 sobre
FPGAs Xilinx - VHDL - Entorno de Diseño ISE
Escuela Politécnica Superior
Universidad Autónoma de Madrid
con la colaboración de :
Presentación:
Este curso se dirige a diseñadores de circuitos digitales o directores de proyecto relacionados con sistemas electrónicos. Dentro del amplio espectro de FPGAs, el temario está centrado en los dispositivos y herramientas de Xilinx, en el lenguaje VHDL, y en el nuevo entorno de diseño ISE (Integrated Synthesis Environment).
El curso es eminentemente práctico. El trabajo de Laboratorio (un asistente por PC) constituye cerca del 60 % del total. La duración del curso completo es de 48 hs, distribuidas a lo largo de dos semanas. Adicionalmente se ofrece un curso de 16 hs de nivelación en VHDL.
Por flexibilidad, el temario se ha separado en tres partes. En la Semana 0 se presentan las nociones básicas del lenguaje de descripción de hardware VHDL. Luego, en la Semana 1 se cubren todos los conocimientos necesarios para materializar un diseño exitoso con FPGAs. En la Semana 2 se concentran los temas más específicos, de utilidad para diseños de altas prestaciones.
Puede acceder a Información General, y a la descripción del Curso.
Eduardo Boemo ó Gustavo Sutter
Escuela Politécnica Superior
Universidad Autónoma de Madrid
Ctra. de Colmenar Km.15, 28049 Madrid
Teléfono: 91 497 2268
Móviles: 606 36 16 11 / 609 69 16 07
Fax: 91 348 22 35
Correo: eduardo.boemo@uam.es ó gustavo.sutter@uam.es