Curso FPGA, HLS, Empotrados y Vivado en Valencia

Trainings Introductorios en Tecnología FPGAs de Xilinx: Intro Vivado, Intro Empotrados y Síntesis de Alto Nivel (HLS)

En Valencia abril de 2016

Presentación:

Estos tres cursos introductorios se dictarán en Valencia durante el 1er semestre de 2016. Los cursos son organizados por Electratraining con la colaboracion del grupo de  Diseño de Sistemas Digitales y Comunicaciones (DSDC) de la Escola Tècnica Superior d’Enginyeria de la Universitat de València (ETSE-UV).

Descripción de los tres cursos:

I_VIV – Introducción a Vivado (1 día): Formación esencial sobre el uso de Vivado™ Design Suite. Principales características de los dispositivos de Xilinx, restricciones de diseño (XDC), análisis estático de tiempos (STA). Sintetizar, implementar y descargar un diseño. Introducción a la simulación y depuración en FPGA.

I_EMB – Introducción Empotrados (2 días): Introducción desarrollo de sistemas embebidos utilizando Vivado® Design Suite en dispositivos Xilinx. El training se basa en Zynq (AP-SoC) aunque también se introduce Microblaze. EL curso enseña a crear periféricos para ampliar el sistema así como simularles e integración en sistemas más complejos. Se estudia el flujo de diseño de la parte Hardware (usando IP-Integratos) y de la parte software (usando XSDK) del sistema empotrado.

HLS1 – High Level Synthesis for Xilinx FPGAs using Vivado-HLS (2 días): Curso de diseño de circuitos digitales utilizan síntesis de alto nivel. El diseño digital ha evolucionado de los lenguajes de descripción de hardware (HDL – Hardware Description Languages) a los lenguajes de alto nivel (HLL – High Level Languages). En este curso se estudian las estrategias para el uso de las herramienta de síntesis para obtener diseños digitales eficientes a partir de descripciones en C/C++. Se aprenden los conceptos de optimización de área y velocidad en el contexto de la síntesis de alto nivel. La generación de IP-cores tanto como co-procesadores de sistemas empotrados como sistemas autónomos.

Puede descargar esta información preliminar en formato pdf que incluye los precios (aquí)

Fechas:

• I_VIV: Lunes 11 de abril de 2016 de 9:00 a 18:00
• I_EMB: Martes 12 y Miércoles 13 de abril de 2016 de 9:00 a 18:00
• HLS1: Jueves 14 y Viernes 15 de abril de 2016 de 9:00 a 18:00

Si desea más detalles al respecto puede contactar con nosotros en info@electratraining.org

Lugar de realización:

Escola Tècnica Superior d’Enginyeria de la Universitat de València (Cómo llegar).

Fundación Tripartida

Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación tripartita.

Pre-registro:

[Inscripción cerrada]