Del 19-06-2017 al 22-06-2017

Aspectos avanzados del uso de Xilinx FPGAs: Vivado Advanced II y III

Aspectos avanzados del uso de Xilinx Vivado: Static Timing Analysis, Complex Design Constraints y Advanced Tools and Techniques.

Se tratan de dos cursos avanzados para usuarios de Vivado de dos días cada uno. FPGA02: Designing FPGAs Using the Vivado Design Suite 2 (Advanced Vivado II) y FPGA03: Designing FPGAs Using the Vivado Design Suite 3 (Advanced Vivado III). En ésta formación avanzada en el flujo Vivado™ se profundiza en temas escenciales para diseños de FPGAs de última generación.

FPGA02 muestra cómo construir un diseño eficaz en FPGA utilizando técnicas de diseño síncrono, usando el Vivado® IP integrator para crear un sub-sistemas, utilizando técnicas de codificación HDL adecuadas para mejorar el rendimiento de diseño y depurar un diseño con múltiples dominios de reloj.

En tanto FPGA03 demuestra técnicas para cumplir restricciones temporales (timing closure), tales como las restricciones básicas (baselining), segmentación (pipelining), circuitos de sincronización y técnicas óptimas de codificación HDL, que ayudan a cumplir restricciones temporales en el diseño. Este curso también le muestra cómo depurar su diseño usando capacidades avanzadas del Vivado logic analyzer.

En los enlaces más abajo puede encontrar los detalles de cada curso por separado. Adicionalmente en el siguiente enlace puede ver la planificación en cursos Xilinx para el 1er semestre de 2017 (aquí).

Fechas

FPGA02: Diseño FPGA de Xilinx usando Vivado Design Suite 2 (Vivado Avanzado II)
- Lunes 19 y martes 20 de junio de 2017 de 9 a 18 hs
FPGA03: Diseño FPGA de Xilinx usando Vivado Design Suite 3 (Vivado Avanzado III)
- Miércoles 21 y jueves 22 de junio de 2017 de 9 a 18 hs