Diseño Digital con Verilog

Verilog: Diseño Digital con Verilog con enfasis en FPGAs y SoC de AMD-Xilinx

Este curso ofrece una introducción completa al lenguaje de descripción de hardware (HDL) Verilog. El énfasis está puesto en: Escribir diseños de hardware eficientes; Realizar simulaciones HDL de alto nivel; Emplear estilos de codificación estructurales, de nivel de transferencia de registros (RTL – Register Transfer Level) y de comportamiento (behavioral ); Especial enfasis en la síntsis para dispositivos AMD y dispositivos FPGA en general; Utilizar las mejores prácticas de codificación.

Este curso se organiza en 20 hs (2.5 días) y cubre Verilog 1995 y 2001. Así mismo  se introducen nociones de SystemVerilog y la integración con módulos descritos con VHDL.

El contenido de este curso es requisito para participar en el curso de UVM:

• UVM: Verificación de sistemas digitales con UVM (Universal Verification Methodology)

Contenido resumido:

Este curso no se centra en ninguna arquitectura en particular, pero en FPGAs y SoC de AMD en general. Después de completar esta curso, tendrá las habilidades necesarias para:

• Escribir código Verilog RTL para síntesis
• Escribir accesorios de prueba Verilog para simulación
• Crear una máquina de estados finitos (FSM) mediante Verilog
• Orientar y optimizar FPGAs AMD y SoC adaptativos mediante Verilog
• Utilizar las capacidades mejoradas de E/S de archivos Verilog
• Ejecutar una simulación de tiempo mediante las bibliotecas AMD Simprim
• Crear y administrar diseños dentro del entorno de Vivado Design Suite
• Descargar a la placa de demostración de evaluación

Este curso se dicta en español y la documentación está en inglés.

Descriptores y detalles:

Puede consultar los detalles de esta edición 2025. (en breve)

Fechas

• Verilog: Lunes 2, martes 3 y miércoles 4 de junio de 2025 (2.5 días – 20hs). Lunes de 10:30 a 17:30 (6 hs de clase), martes de 9:00 a 18:00  (8 hs) y miércoles de 9:00 a 15:00 (6 hs).
• UVM: martes 10, miércoles 11 y jueves 12 de junio de 2025 de 9:00 a 18:00h (3 días – 24hs).

Lugar de realización:

Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID

Puede ver como llegar (Aquí).

Fundación Fundae:

Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación fundae (antigua fundación tripartita)

Pre-Inscripción