Del 26-05-2025 al 28-05-2025
— Info Preliminar
Se trata de un curso de 3 días, el cual se complementa a los cursos en diseños de FPGAs de AMD. Estos cursos están relacionados entre sí, y pueden ser cursados individualmente o combinados.
VIV-ADV: Diseño FPGA de Xilinx usando Vivado Design Suite Advanced
Breve Resumen: Se abordan los aspectos más avanzados de la herramienta Vivado® Design Suite y del hardware de las FPGAs de Xilinx. Este curso demuestra técnicas para cumplir restricciones temporales (timing closure), tales como las restricciones básicas (baselining), segmentación (pipelining), circuitos de sincronización y técnicas óptimas de codificación HDL, que ayudan a cumplir restricciones temporales en el diseño. Este curso también le muestra cómo depurar su diseño usando capacidades avanzadas del Vivado Logic Analyzer. Además, se revisan las capacidades avanzadas de Vivado para lograr cumplir requisitos de diseño (design closure). Se describen las restricciones de entrada/salida e interfaces source-synchronous y system-synchronous, uso de scripting Tcl, uso de técnicas de floorplanning, diseño incremental y optimizaciones físicas, características de seguridad (bitstream encryption, AES authentication y seguridad en IP), modos de configuración avanzados.
Este curso se dicta en español y la documentación está en inglés.
Puede consultar los detalles de la pasada edición 2024 (aquí). Los detalles de la nueva edición en breve.
Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID
Puede ver como llegar (Aquí).
Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación fundae (antigua fundación tripartita)