Seminario AVNET: AI Engines para aplicaciones DSP en Versal, Versal RF, Versal Gen2
24-11-2026
AVNET SILICA, proveedor de componentes electrónicos y soluciones seguras, nos ofrece este seminario gratuito sobre invitarte al Tech Day dedicado a los AI Engines, la tecnología en la que se basan las aplicaciones DSP más avanzadas de las plataformas Versal Adaptive SoC a desarrollarse en la EPS-UAM.
Presentación:
Los AI Engines (AIE / AIE ML) representan el núcleo computacional de las plataformas AMD Versal y están diseñados para acelerar algoritmos DSP complejos con alta eficiencia, elevado rendimiento (throughput) y latencia determinista. El Tech Day ofrece una visión completa de las arquitecturas de hardware, los flujos de desarrollo y las herramientas Vitis, mediante un recorrido técnico guiado por expertos de AMD y Avnet Silica.
El evento está dirigido a ingenieros electrónicos, arquitectos de sistema, Desarrolladores de Firmware y hardware y aquellos profesionales que deseen aprovechar al máximo las capacidades de las AI engines en ámbitos de DSP, RF, procesamiento de imágenes, comunicaciones, etc.
DURANTE EL TECH DAY SE TRATARÁN LOS SIGUIENTES TEMAS:
- Introducción al hardware de los AI Engines
- Arquitectura AIE y AIE ML, pipeline VLIW/SIMD, memoria local y flujos de datos.
- Flujos de desarrollo y métodos de verificación
- Vitis Integrated Flow; Vitis Export to Vivado Flow
- Vitis Subsystem Flow; Vitis Model Composer
- Vitis Functional Simulation; Hardware-in-the-Loop (HIL)
- Particionado del sistema y prototipado rápido
- Recomendaciones para partición de algoritmos entre AIE, PL y PS.
- Ejemplos prácticos de prototipado rápido.
- Implementación de un Channelizer Polifásico
- Uso de las DSP Libraries y optimización en AIE.
- APIs de AIE para FIR y FFT personalizados
- Diseño, optimización y escalabilidad de pipelines DSP.
- Concepto de plataforma base y plataforma personalizada
- Cómo crear y utilizar plataformas personalizadas para aceleradores AIE.
Puede ver los detalles en la página de AVNET-Silica (aquí) y consultar el flyer en pdf.
Agenda:
| 8:30 – 9:00 | Registro |
| 9:00 – 9:15 | Introducción |
| 9:15 – 10:15 | Versal AI Engine Architecture and Methodology |
| 10:15 – 11:15 | System Partitioning/Rapid Prototyping |
| 11:15 – 11:45 | Coffe break |
| 11:45 – 12:45 | Base & Custom Platform |
| 12:45 – 13:45 | AIE/AIE-ML DSP Design including FIR Filters and Channelizer |
| 13:45 – 14:45 | Comida |
| 14:45 – 15:45 | AIE Hand Coded FFT/FIR |
| 15:45 – 16:45 | VMC/HIL |
| 16:45 – 17:00 | Wrap-up / Conclusiones |
Fecha:
Martes, 24 de noviembre de 2026. de 9:00 a 17:00.
Lugar:
Sala de grados edificio A – Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID
Puede ver como llegar (Aquí).
Registro:
Registrarse en este evento a través de la página AVNET-Silica (aquí).