Seminario Cadlog-Siemens EDA: Questa-Driven Verification Flow for High-Quality FPGA Designs
Safety Critical FPGA Design and Verification Flow (A Mentor Cadlog free Seminar) Leer Más
Timing (Temporización) en FPGAs: STA, XDC, restricciones (incompany)
Temporización (timing) en Diseños FPGAs de AMD-Xilinx: conceptos, análisis estático de tiempos (STA) y restricciones ... Leer Más
Diseño de sistemas empotrados usando AMD RFSoC y SoC avanzados (incompany)
Diseño de sistemas empotrados usando AMD RFSoC y SoC Avanzados para Indra Objetivos: El training ... Leer Más
Seminario Gratuito – Versal Adaptive SoC: PMC-DSP-Fabric
Versal Adaptive SoC: PMC-DSP-Fabric (Free Hands-on Workshop / Taller práctico gratuito) * This is a ... Leer Más
Sistemas Empotrados en AMD-Xilinx con MPSoC y Zynq: Advanced Embedded
Sistemas Empotrados en AMD-Xilinx con MPSoC (Zynq UltraScale+) y Zynq: Advanced Embedded (2025) -- Anuncio ... Leer Más
Sistemas Empotrados en AMD-Xilinx con MPSoC y Zynq: Essential Embedded
Sistemas Empotrados en AMD-Xilinx con MPSoC Zynq UltraScale+ y Zynq: Essential Embedded (2025) -- Anuncio ... Leer Más
Diseño con FPGAs de AMD: Vivado ML Edition – Advanced (adic 2024)
VIV-ADV: Designing FPGAs Using the Vivado Design Suite ML Advanced Se trata de un curso ... Leer Más
Diseño con FPGAs de AMD: Vivado ML Edition – Essential (adic 2024)
VIV-ESS: Designing FPGAs Using the Vivado Design Suite ML Essential (edición adicional otoño 2024) Se ... Leer Más
Taller práctico: Migrando a AMD Vitis Unified IDE
Migrating to the AMD Vitis Unified IDE (Free Hands-on Workshop) Migrando a AMD Vitis Unified ... Leer Más