High-Level Synthesis (HLS) for Embedded Heterogeneous Design (Versal-HLS)

Información preliminar

Introducción:

Esta serie de cursos ofrece un recorrido progresivo por el ecosistema de desarrollo de ADM (Xilinx) Versal, desde la arquitectura básica del sistema hasta el diseño avanzado de aplicaciones heterogéneas, aceleración con motores de IA y procesamiento digital de señales (DSP).

La familia ADM Versal™ Adaptive SoC (Sistemas en un Chip Adaptativos) representa un hito en el diseño digital de alto rendimiento debido a su capacidad de unificar computación heterogénea, aceleración personalizable y conectividad de alto ancho de banda en un solo dispositivo.

La capacidad de pipeline, paralelismo masivo y baja latencia hace que Versal destaque sobre arquitecturas tradicionales (CPU, DSP, GPU) siendo una opción imbatible en aplicaciones como Redes 5G/6G, Visión por ordenador y procesamiento de video, Radar y sonar (defensa, automoción), IA y aprendizaje automático (inferencias en tiempo real), Cómputo científico y financiero.

La formación se estructura sobre tres cursos independientes pero interrelacionados:

Versal-ADM: se introduce la arquitectura y la metodología de diseño en los dispositivos versal

Versal-AIE: analiza la arquitectura y el flujo de diseño de los AI Engines presentes en versal

Versal-HLS: se concentra en la síntesis de alto nivel (HLS) y el flujo de diseño para sistemas heterogéneos

Breve resumen:

Versal-HLS.  High-Level Synthesis (HLS) for Embedded Heterogeneous Design

Desarrollo con C/C++ (HLS) en sistemas heterogéneos

Temas clave: Fundamentos de High-Level Synthesis (HLS); Flujo de Desarrollo de Componentes HLS; Interfaces de Entrada/Salida (I/O); Optimización del Rendimiento; Análisis y Depuración; Integración de IPs y Exportación a Vivado; Uso de la línea de comandos v++; Emulación y depuración en Vitis Unified IDE; Desarrollo de plataformas personalizadas.

Descriptores y detalles:

En breve, más contenido detallado.

Fechas:

La información detallada sobre fechas está en proceso de revisión y se publicará próximamente.

Lugar de realización:

Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID

Puede ver como llegar (Aquí).